tags
type
status
date
slug
summary
category
password
icon
#9 运算放大器
Reference：模拟集成电路课程2025（陈中建）
9.1 需要关注的参数
增益、小信号带宽、大信号带宽（转换速率）、输出摆幅、线性度、噪声和失调、电源抑制
增益误差（与的差距）和线性度都会对开环增益提出要求，一般线性度为决定性因素
带宽越大，建立时间越短，因为通过的信号多。注意大信号带宽和小信号带宽不能混为一谈，因为大信号一开始可能导致部分器件位于线性区甚至截止区
9.2 一级运放
定义：输入对管产生的小信号电流直接流过Rout
常见的五管运放、套筒共源共栅、折叠共源共栅都属于一级运放。
其中Rout为输出端看到的阻抗，Gm=Iout/Vin为输出端短接得到的跨导。（把整个Amp等效成诺顿源，就能想明白）
又因为一级运放的带宽为
故一级运放的增益带宽积为
9.2.1 五管运放
低频小信号增益：
小信号带宽：，单端输出还有镜像极点
可以接成单位增益缓冲器
9.2.2 套筒共源共栅运放
低频小信号增益：
小信号带宽：，相较于五管运放极点变多了（因为节点变多），单端输出还有镜像极点
输出摆幅有牺牲，全差分相对于五管运放大约牺牲2Vov
除此之外，它不能接成单位增益缓冲器，因为这样接输出摆幅很小。单位增益缓冲器的有效电压范围是VIN和VOUT摆幅的交集。也可以分析输入摆幅，Vin既要满足M1开启，又不能太大从而保证M1饱和，范围很小
设计套筒运放时
- 由功率确定尾电流
- 确定各管Vov（放大管Vov不要太大，一般0.2V即可，否则gm小），注意Vds应相较Vov留50mV左右余量
- 由Id和Vov计算W/L。为使带宽更大，推荐取Lmin
- 计算Av，若仍需增大，尽量不动电流。可以改变Vov（相应地改变W/L），或者同比增大WL以增大ro（需要注意对噪声的影响）
Tip：L不变，同比增大W和Id，增益不变
9.2.3 折叠共源共栅运放
思路是把共源管和共栅管用两个不同的电流通路控制，下面分析以左图为例。
低频小信号增益：。由于X点往上看到的阻抗大约是，远小于往下看到的阻抗，因此可以近似认为小电流信号全部转移给M3，。。由于M5电流大，较小，故相同尺寸下折叠式的略小于套筒式
小信号带宽：Vout节点仍然对应主极点，但折叠点X对应的次主极点相较套筒式减小，因为加上M5的CGD/CDB之后X节点总对地电容变大
可以接成单位增益缓冲器。输入管换成了PMOS，X点降低不再对其饱和构成威胁。VOUT下限维持M3M5饱和，上限维持M7M9饱和。VIN上限维持M1饱和。单位增益缓冲器的有效电压范围是VIN和VOUT摆幅的交集。
除了左图的PMOS输入管，也可以像右图一样用NMOS做输入管。此时则是把上半部分“折叠”，X点升高同样不会威胁M1的饱和，输入输出摆幅大。
如果希望进一步增大VIN的范围，可以这样：
这样的设计在VIN很小或很大时，分别由PMOS和NMOS其中一个承担输入管任务。但当VIN处于中间值时，PMOS和NMOS都会导通，导致gm随VIN变化
9.3 两级运放
在两级中分别解决增益和摆幅的问题。多引入了一级的极点，需要注意稳定性的问题
其增益为两级增益相乘
9.4 调节型共源共栅
能不能在一级运放中进一步增大增益？
⇒ 可以再增加共栅管的“层数”，但这样会牺牲输出摆幅
⇒ 共源共栅管能增大输出阻抗的本质是什么？引入了负反馈！
求共源共栅Rout时，等价于求带源级电阻的共源极Rout。而Rs引入了电流电压负反馈（中间图）：当Vb增大，Id2增大，从而使M2的Vs增大，并与Vb相减（Rs可以理解为受控电压源），环路增益为。由电流电压反馈的结论，Rout将增大。
因此
显然我们可以进一步增大环路增益，比如插入运放（右图）。这样
- NMOS反馈
但这样会牺牲摆幅。原本Vx>Vov即可，但现在Vx>Vgs3=Vth+Vov。因此会牺牲Vth的摆幅下限
- PMOS反馈
用PMOS作为反馈管可以解决这一问题
为了保证反馈放大系数<0，采用了折叠式结构
这样Vx的下界仍然是Vov+Viss
- Rout和Av
（图中Rout说的是最右边的图，不同图之间器件标号可能有冲突）
。电流仍然主要通过主支路，
对左图，，总Av为本征增益^3
对中间的图，辅助放大器也采用了共源共栅，，总Av为本征增益^4
- 频率特性
引入辅助放大器会引入额外极点，但信号大部分都流过主支路，带宽不会有太大的损失
先将Vout短路求Gm。
Rx是P点向上看到的阻抗（Vout短路）。容易求得
同时，Vout看到的Zout为
9.5 共模反馈（CMFB）
当Rout较大时，Vout,CM对上/下拉电流的失配会更加敏感。需要有负反馈系统使输出共模电平在期望值附近。该反馈系统的精度要求不高，一般就是检测输出共模电平，然后与Vref比较，通过负反馈使其稳定
检测输出共模电平有如下方法。检测到共模电平之后，可以用差值去控制主通路中任意部分，比如尾电流源、电压偏置等等
- 电阻法
Rout较大时，R1、R2需要更大
- SF-电阻法
用共源级做源跟随器，引出Vout，再检测。减少了R1R2对Rout的干扰，但检测到的电压相较Vout有一个Vth的损失
- 深线性区MOS
P到地的总电阻与(Vout,CM-Vth)成反比
可以把经过P的电流作为尾电流，实现负反馈。但这样是根据器件参数来设定共模电平，没有一个Vref，调节比较麻烦。
在共源共栅中，可以把经过P的电流作为输入对管的尾电流源，降低对输出摆幅的影响
可以利用电流镜的对应性，使得共模输出电压可以直接用Vref调控，详见课件P97-103
- 差分对法
如果Vout在以Vb为共模电压，则中间点为交流地，上方二极管接法的PMOS不会有电流。如果共模电压偏离Vb，则PMOS接收到Icm
- 另一种
如果是二级运放，可以用两个CMFB，也可以只用一个检测最后一级的共模输出，然后反馈到第一级
9.6 转换速率
如果运放（带反馈）输入端有一个大的阶跃，输出端的建立过程大约分为两个阶段。第一阶段Vout反馈回去之后跟Vin相差很大，需要用大信号分析；第二阶段Vout经过第一阶段的建立之后逐渐与Vin接近，用小信号分析
第一阶段Vout的变化速率通常是个定值，称为压摆率。
- 带反馈的五管运放
正/负压摆率为 / ，Iss给输出节点充电/放电
大信号和小信号阶段的区分，取决于线性度要求。假设当时，认为运放进入小信号状态。我们可以求出临界时Vx满足，从而求出临界时的。
大信号建立时间，其中SR为压摆率
小信号建立时间，这是因为加入反馈之后
对一级运放，，从而
Vout达到最终值总的建立时间为
这里GBW是频率，而不是圆频率。
- 差分输出的套筒运放
Vout1和Vout2压摆率均为0.5Iss/CL，差分输出的压摆率为Iss/CL
- 带反馈的折叠共源共栅运放
注意此时电路中有两个尾电流Iss和Ip。
若Ip>Iss，则压摆率为Iss/CL
若Ip<ISS，则压摆率为Ip/CL。以左图正阶跃为例，X节点面临净抽取电流，Vx下降；待进入小信号建立阶段之后，Vx又需要重新上升。这使得放大器建立速度降低。因此一般会设计成Ip~Iss
- AB类运放（推挽操作）
其核心逻辑在于M4充电电流不受尾电流的限制。
M3,M6,M7,M2截止，一方面Iss1通过M1给Vout1放电，另一方面Iss2通过M5M8镜像到M4给Vout2充电。从而差分输出的压摆率为。
此外，AB类运放也会增大Av。
9.7 电源抑制(PSRR)
定义 PSRR(Power Supply Rejection Rate)
负反馈会同时改变分子和分母，对PSRR无影响
- 作者:Tianyao Xiao
- 链接:https://www.xty27.top/article/analog_IC
- 声明:本文采用 CC BY-NC-SA 4.0 许可协议，转载请注明出处。
.webp?table=block&id=26f9eb83-9bee-8076-a3c5-ca0cac0be867&t=26f9eb83-9bee-8076-a3c5-ca0cac0be867)
