Electronics Design Automation

#1 Boolean Algebra

模仿Taylor Series，用简单的函数表示复杂的函数

Def positive cofactor

Def negative cofactor

以上可以被扩展到多个变量，比如

cofactors的性质

性质：

Example:

在全加器中，

⇒当a与b不同时，将必定受影响；当a与b相同时，必定不受变化的影响

Def universal quantification全称量词

Def existential quantification存在量词

最重要的是clock skew，一个net的最大延迟与最小延迟的差。由于，skew增大会使得整个系统的时钟都变慢

IR drop本质是解线性方程组（建模成电流源）

RC提取是偏微分方程？

很重要的问题：前后步骤之间的关联

讲者认为，2D-IC对最终设计PPA影响最大的是macro placement。目前大厂芯片的摆放大多还是通过工程师手动摆放。对2.5D/3D-IC而言，影响最大的是partitioning

2.5D是多个die并排放（chiplet），类似于FPGA阵列；3D是多个die垂直集成，同时每个die可能用不同的工艺节点

讲者认为hMETIS实际的算法与论文中声明的不同，它实际上用的是某种贪心算法，收敛结果很不稳定

partition可以利用spectral拉普拉斯得到的embedding，类似提供一个上帝视角

从hypergraph partitioning到netlist partitioning：从针对cutsize优化到直接针对PPAC优化

在优化阶段，需要一个很快的router来大致评估最后的PPA。问题：精度需要达到多少才能比较好的指导前面的优化？runtime&accuracy总是有tradeoff。目前大家认为在partitioning阶段，NLDM就足够了

算法加速之后可以探索更多解空间，因此可以提升解的质量

LLM的作用不是替代传统优化算法进行数值计算，而是扮演工程师的角色，决定调用何种传统优化算法来优化

目前routing在流程中占时间达30%，但缺少GPU加速

EDA是一个偏向于轻资产的领域，芯片设计厂商一般都不想买新的硬件，哪怕是GPU。Cadence的主机是做逻辑验证的，是在FPGA上demo了有加速效果之后才去做。