Digital Integrated Circuits

#1 直流特性

其中，，具体推导见纸质笔记

💡

Keff等效：串联K1||K2，并联K1+K2

恒通管粗略估计认为也与输入相连，恒断管从电路中去掉

Rmk：反相器具有“可恢复性逻辑”，任意初始电平最后都能稳定地收敛到0/VDD，这一点用“蛛网图”就能说明

3区高度从Vout=Vit向上|VTP|，向下VTN，合计|VTP|+VTN

思路：找到最大（NMOS强）和最小的Kr，分别对应最小（NMOS强）和最大的Vit

电路比较复杂，上下两部分耦合，难以一下看出Kr的最值。这时候最好的办法就是遍历。先枚举0/1，而某一个信号连到输入表示“N1P0”。匹配其中Kn和Kp的最值从而计算Kr的最值，不能出现某个信号N和P都不导通的状态（N0P1）

本题中，AB对称

Krmax:Knmax/Kpmin，N:1111 P:0010 ⇒ ABD作为输入，C=1 ⇒ 5/3Kn / 1/3Kp

Krmin:Knmin/Kpmax，N:0110 P:0000 ⇒ BC作为输入，A=D=0 ⇒ 1/2Kn / 3/5Kp

其中

u1和u2分别为计时开始和终止的电平比例，一般取u1=0.1，u2=0.9，即监控Vout从0.1VDD→0.9VDD的时间

tf只需要把PMOS换成NMOS，此处省略

通常用非阶跃近似简化为

💡

如果Keff仍然采取“恒通~input”的估计，则充放电时间只由终态决定。

如果负载电容占主导，提升器件W/L可以提升速度；而如果寄生电容（栅电容、漏区电容与W成正比）占主导，就见效甚微

N（奇数）个反相器收尾相连。如果不计连线延时，需要N>1

左边：XOR，Y=(AB+A’B’)’

右边：XNOR，Y=(AB’+A’B)’

以XOR为例，XNOR可以用NAND+OAI

S=0时打开左边的反相器；S=1时打开右边的反相器

也可以用MUX实现XOR

S=1的情况：当Cout=1时，需要ABCin均为1；当Cout=0时，需要ABC有至少一个是1

全加器的输出具有镜像特征：当所有输入均取反，输出也取反

利用这一特征，NMOS和PMOS可以采用【相同】的结构。这样有利于在“或非”型逻辑中，减少PMOS的串联

💡

为什么可以用相同结构？

假设任意一组使得NMOS网络导通的输入，其取反后必然能使相同结构的PMOS网络导通；同时，由于镜像逻辑的保证，NMOS网络（与原本的CMOS设计相同）一定不会导通